Затримку звуку можна використовувати для прямих трансляцій радіостанцій. Він затримує аудіосигнал на певний час перед мовленням, щоб уникнути проникнення мови або якихось нездорових коментарів аудиторії на гарячій лінії аудиторії від розповсюдження через засоби масової інформації, тим самим забезпечуючи безпечне мовлення прямих програм. Як обладнання рівня трансляції, аудіозатримки мають високі вимоги до таких показників, як динамічний діапазон, спотворення, відношення сигнал / шум та частотна характеристика, тому зазвичай використовують цифрові технології. За допомогою вбудованого в комп’ютер жорсткого диска повнодуплексної звукової карти миготіння звукового сигналу може бути реалізоване програмним забезпеченням, але незручно користуватися та працювати, надійність низька, а продуктивність та ціна відносно низькі. Запропонований у цій роботі цифровий аудіозатримувач високої точності, заснований на високоточній мікросхемі Σ-ΔADC та DSP, має характеристики високого показника продуктивності, простоти експлуатації та повноцінних функцій. Схема дизайну комерціалізована.
1 Структура системи
1.1 Конфігурація системи
Апаратне забезпечення затримувача - це головна-підлегла структура, як показано на малюнку 1, яка в основному складається з односпального передавача M 8HC05C8, мікросхеми DSP MTS320C32 та аудіокодека CS4224. M68HC05C8 використовується як хост всієї системи для завершення функції управління системою. Як ядро системи, TMS320C32 виконує функцію затримки звукового сигналу. CS4224 і схема кондиціонування вхідного та вихідного звуку працюють разом, щоб завершити A / D і D / A перетворення аудіосигналів.
Затримку звуку можна використовувати для прямих трансляцій радіостанцій. Він затримує аудіосигнал на певний час перед мовленням, щоб уникнути проникнення мови або якихось нездорових коментарів аудиторії на гарячій лінії аудиторії від розповсюдження через засоби масової інформації, тим самим забезпечуючи безпечне мовлення прямих програм. Як обладнання рівня трансляції, аудіозатримки мають високі вимоги до таких показників, як динамічний діапазон, спотворення, відношення сигнал / шум та частотна характеристика, тому зазвичай використовують цифрові технології. За допомогою вбудованого в комп’ютер жорсткого диска повнодуплексної звукової карти миготіння звукового сигналу може бути реалізоване програмним забезпеченням, але незручно користуватися та працювати, надійність низька, а продуктивність та ціна відносно низькі. Запропонований у цій роботі цифровий аудіозатримувач високої точності, заснований на високоточній мікросхемі Σ-ΔADC та DSP, має характеристики високого показника продуктивності, простоти експлуатації та повноцінних функцій. Схема дизайну комерціалізована.
1 Структура системи
1.1 Конфігурація системи
Апаратне забезпечення затримувача - це головна-підлегла структура, як показано на малюнку 1, яка в основному складається з односпального передавача M 8HC05C8, мікросхеми DSP MTS320C32 та аудіокодека CS4224. M68HC05C8 використовується як хост всієї системи для завершення функції управління системою. Як ядро системи, TMS320C32 виконує функцію затримки звукового сигналу. CS4224 і схема кондиціонування вхідного та вихідного звуку працюють разом, щоб завершити A / D і D / A перетворення аудіосигналів.
CS4224 - це високопродуктивний 24-розрядний аудіокодек. Він використовує технологію Σ-Δ для забезпечення повнодуплексного стерео цифрового / аналогового та аналогово-цифрового перетворення з динамічним діапазоном 105 дБ, гармонічним спотворенням та роботою -97 дБ, а частота дискретизації 32 кГц, 44.1 кГц та 48 кГц є необов’язковою. Мікросхема приймає диференціальні вхідні та вихідні сигнали з вбудованим фільтром згладжування, вихідним згладжуючим фільтром та цифровою схемою фільтра де-акцентування, з аналоговим регулюванням гучності, підтримуючи головний або ведений робочий режим.
TMS320C32 - це недорогий, високопродуктивний чіп з плаваючою точкою DSP, дуже придатний для голосової цифрової обробки сигналів. Він підтримує 24-бітну адресну шину та 32-бітну шину даних і може адресувати пам'ять великої ємності, необхідну затримці. Він також має послідовний інтерфейс для полегшення інтерфейсу CS4224 із послідовним введенням та виведенням аудіоданих.
M68HC05C8 реалізує інтерфейс людина-машина, управляє дисплеєм клавіатури та інтерфейсом дистанційного керування затримки, а також керує роботою CS4224 і TMS320C32.
1.2 Інтерфейс пам'яті
TMS320C32 має розширений інтерфейс зовнішньої пам’яті, пам’ять програми може бути 16-розрядною та 32-розрядною, а пам’ять даних - 8/16/32-розрядною. TMS320C32 використовує два набори стробоскопічних сигналів STRB1 і STRB0, які мають різні діапазони адресації. Кожна група стробоскопічних сигналів складається з чотирьох контактів, які використовуються як вибір мікросхеми та додаткові лінії адреси. Характеристики контактів визначаються регістром управління шиною, що відповідає кожній групі стробоскопічних сигналів. Встановивши певні поля регістру керування шиною, ви можете вказати тип даних та ширину зовнішньої пам'яті.
Затримка використовує два набори пам’яті з різною шириною. SRAM зберігає аудіодані. Встановіть ширину пам’яті 32 біти, а тип даних 32 біта. Оскільки аудіокодек CS4224 має 24 біти, він фактично використовує 24 біти і складається з трьох 8-бітових SRAM, кожен з яких має вибір мікросхеми STRB0_B0 ~ 2. Чіп FLASH 28F512 зберігає програму обробки аудіосигналу користувача, ширина пам'яті становить 8 біт, і використовується вибір мікросхеми ATRB1_B0.
Інтерфейс пам'яті переважно враховує швидкість пам'яті, щоб визначити, скільки станів очікування потрібно вставити. Оскільки тактова частота TMS320C32 дорівнює 40 МГц, а швидкість доступу до пам'яті FLASH - 150 нс, а швидкість доступу SRAM - 70 нс, потрібно вставити стан очікування. TMS320C32 має внутрішній програмований програмний генератор стану очікування, вибирає робочий режим генератора стану очікування через домен SWW регістру керування STRBx і записує кількість машинних циклів для очікування в домені WTCNT. Оскільки пам'ять програми та пам'ять даних стробовані відповідно STRB1 та STRB0, необхідну кількість машинних циклів можна встановити відповідно до їх відповідних швидкостей доступу.
TMS320C32 має функцію програмного керівництва. Коли апаратне забезпечення скидається, штифт MCBL / MP високий, тоді він працює в режимі мікрокомп’ютера, виконує вбудовану програму завантаження та завантажує програму користувача в пам’яті FLASH у внутрішню швидкісну оперативну пам’ять для запуску. Режим завантаження можна визначити за контактом INT0 ～ 3, адреса завантаження зовнішньої пам'яті вибирається як область завантаження3 відповідно до режиму підключення пам'яті, і сигнал рукостискання не використовується. Передній кінець пам'яті FLASH - це заголовок програми, що включає необхідну інформацію для TMS320C32 під час завантаження, таку як ширина зовнішньої пам'яті, вміст регістру керування шиною після завантаження, довжина кожного блоку даних, ширина цільової пам'яті та тип даних.
Наш інший продукт:
